⑭日本国特許庁(JP)

10 特許出頭公開

# @公開特許公報(A)

昭61-72350

@Int.CI. G 06 F 13/38

是別記号

厅内整理委号

④公開 昭和61年(1986)4月14日

7165-5B

審査請求 未請求 発明の数 1 (全1頁)

❷発明の名称

データ転送制御方式

**②持** 頭 昭59-193123

❷出 昭59(1984)9月14日

の発

泵

川崎市中原区上小田中1015番地 富士通株式会社内

母発 明 書 砂出 頭 人

Ħ 冶 2 川崎市中原区上小田中1015番地 富士通株式会社内

富士通株式会社

川崎市中原区上小田中1015番地

弁理士 山谷 皓 榮

1. 吳明の名称 データ伝送製御方式

#### 2. 特許領求の範囲

パス支配権連得後アドレスパスに統出しアドレ スを送出するとともにブロック、転送かりード伝送 かを指示するモード信号を製御線に送出するデー 夕甕ポユニットと、 咳モード信号に応じて弦読出 しアドレスに応じてメモリ君子をアクセスし対応 するデータをデータベス上に出力するメモリとを 有し、皮モードは号がブロック転送を提示した際 に抜メモリは攻銃出しアドレスを落プロックの間。 始アドレスとして雑装出しアドレスに応じて複数 の娩出しアドレスを発生し、寝メモリ漏子から対 応する複数のデータを出力することを特徴とする データ伝送製御方式。

3. 発明の詳細な説明 (症象上の利用分野)

本発明は、共通バスを科用してDMA転送等の データ転送を行うためのデータ転送制御方式に関 し、特に高速なブロックデータ伝送の可能なデー ク転送刺傷方式に関する。.

コンピュータシステムにおいては、共選パスに プロセッナ、メモリ及びチャネル等が投稿され、 これらの間で失進バスを利用してフドレス、デー タのやりとりが行なわれる。例えば、チャネルが メモリに対しDMA(グイレクトメモリアクセス ) を行なう場合には、共選パスの支配権を獲得し た後、共通パスを介しメモリにアドレスを与えて、 メモリからの抗出しデータを夫選バスを介して受 けるようにしており、このため共通バスに対する データ伝送制御が必要となる。

#### (従来の技術)

類 3 図は従来の共通パスを利用したデータ転送 利仰方式の構成図であり、データバスローB ÜS、 フドレスパスA-BUS及び製御槌C-8USに プロセッサし、ノモリ2及びチヤネル3a、3b が投続されている。メモリ2には、各チャネル3

a、3bからの要求に応じバス支配権領導制御を 行なうパス支配権獲得朝御部(以下バス制御部と 称す)21と、メモリ朝御祭22と、メモリ孟子 20と、アドレスレシーパ23と、データトラン シーパ~~とが設けられており、気御技C-BU Sから与えられる製御信号に従ってメモリ製御部 2 2 がアドレスパスA - B U S からアドレスレシ ーパでるから受けたアドレスをメモリ素子20へ 与え、1ワードのデータを読出し、データトラン シーパとくを介してデータパスローBUSに送出 する。一方、各チャネル3a、3bは、各々DM Aコントロッラ30m、30mと、入出力コント ローラ3~a、3~bとも有し、DMAコントロ ーラ \$ 0 a 、 3 0 b からパス支配権要求DMAR QI、2をパス制御路21に送出してパス支配権 を復得した後、アドレスパスA-BUSにアドレ スを送出し、入出力コントローラ31a、31b がデータバスDiBUSよりメモリ 2 からのデー タを受け取る。

このように、バス支配権を連得し、アドレスを

送出し、データを受けるというデータを送シーケンスを行なうことによってしてードのデータを送を行なが行なわれるが、複数フードのデータを送を行なうには、このシーケンスを複数回旋り返す必要があり、高速なデータを送が実現できない。

BUSのビジー娘にもusy信号を発して、パス 占有を他の装置に伝えるとともに、メモリ妻子 2 0のアドレスをアドレスパスA−BUSに送出し、 見に禁御碌C~B U S を介しメモリ制御部 2 2 に \*アドレス送出を示すデータサービスイン信号 (ス トローブ信号)DSViを与える。メモリ制御部 2.2 はデータサービスイン信号DSViによって メモリネ子20に行及び列ストローブは号CAS、 RASを与え、アドレスパスA-BUSからのア ドレスをレシーパ23を介しメモリ最子20に受 取らせ、アクセスする。メモリ製御部22は、メ モリ五子20からの決出しに同期して、読出しデ - タの送出を示すサービスアット仕号 (広告任号 )SRVOを舞び建C-BUSを介しチャネル3 a (又は3b) のDMAコントローラ30a (又 は30b)に与える。メモリ素子10からの接出 しデータはトランシーパでも全介しデータパスD - B U S に与えられ、入出力コントローラ J l a (又は31b) はデータパスローBUSより、こ のデータを受ける。サービスアウト信号SRVO

が終了すると、DMAコントローラ30a(又は30b)はベス支配権要求を発することなく、次のアドレスをアドレスベスAーBUSに送出し、同様にデータナービスイン信号DSViを発して同様のシーケンスを迅速す。このような、ベーストデータ転送では途中のベス支配権制御を含くことができるので高速データ転送制御が実現できる。 【発明が解決しようとする問題点】

しかしながら、従来の高速デーチを送割部にタケムながら、従来の高速デーチを表示した。 では、アドレスをリーの前後を受する。 では、イン信号DSVIの前後を受する。 のには、アドロスのでは、アナーを のには、アドロスのでは、アドレスが確定し、アドレスが確定し、 では、アドレスが確定し、 では、アドロスを では、アリンスがでする。 では、アリンスがでする。 では、アリンスがでする。 では、アリンスがでする。 では、アリンスがでする。 では、アリンスがでする。 では、アリンスがでする。 では、アリンスがある。 では、アリンスがのでは、アリンスがある。 では、アリンスがのでは、アリンスがある。 では、アリンスがのでは、アリンスがある。 では、アリンスがのには、アリンスがある。 では、アリンスがのでは、アリンスがのの保証時間です。 では、アリンスがのでは、ア アクセス母に必要となり高速のデータ伝送の配客 となるという問題があった。

## (問題点を解決するための手段)

本発見は、複数サードのプロック転送を高速に 行なうとともにサード転送及びプロック転送の質 方を可能とするデータ転送製鋼方式を提供するに ある。

このため、本名明は、ベス支配権領導後アドレス・グスに被出しアドレスを送出するとともにはラックを送かワードを送かを指示するモード個号を対象はに送かり、では、カータを表しては、カータをデータが、は、カータをでは、カータをでは、カータをでは、カータをでは、カータをは

(作用)

bはメモリアクセス製鋼部であり、後述するDM A モード信号 D M A M O D E に応じてメモリアク セスの回数を制御するとともに応答信号を発生す るもの、25はアドレスカウンタであり、ブロッ ク伝送要求時メモリ素子20の下位アドレスを発 生するもの、32はアドレスカクンタであり、D MAコントローラ30内に設けられ、狂送要求す るメモリアドレスを発生するもの、CLは応答律 号組でありメモリ 2 からの応答信号をチャネル3 へ伝えるもの、CIはストローブ線であり、チャ ネルまからのストローブをメモリをへ伝えるもの、 C3は同期クロック様であり、メモリ2から同題 クロックCLKモチャネル3へ伝えるもの、C4 はメインクロック線であり、DMA(バス占有) 要求DMARQ及びDMA(バス占有)許可DM AACKのための制御クロックMCLKをメモリ 2からチャネル3へ伝えるもの、CSはピジー線 であり、バス占有中を示すピジー信号busァが メモリ2より送られるもの、diはパス占有要求 **線であり、チャネル3からメモリ2へDMA倶求** 

以下、本臭男を実施例により詳細に説明する。 第1回は本発男の一実施例ブロック図であり、 図中、第3回で示したものと同一のものは同一の 記号で示してあり、図中、22mは応告(メモリ アクセス)カウンタであり、メモリ新羅部22円 に設けられ、1ストローブに対する応答信号(メ モリアクセス)の発生図数を計数するもの、22

DMARQを伝えるもの、42はバス占有許可様であり、メモリ2からチャネル3へDMA許可DMAACKを伝えるもの、43はDMAモードはであり、チャネル3からメモリ2へDMAモード、即ちフード転送かパイト伝送かを指定するものである。

次に、第1四実施例構成の動作について第2回の受部タイムチャート回を用いて説明する。前、第2回(A)はプロック伝送時のタイムチャート、第2回(B)はフード伝送時のタイムチャートである。

① 先づ、チャネル3の内部固路がDMA を送 を要求すると、DMA コントローラ30はバス占 有要求線は 1を介しメモリ2のベス制御部21は DMA 要求DMAR Qを送る。

バス制御部21は、ビジー線C3の状態を見て バスが占有されていないと、DMA炸可DMAA CKをバス占有許可額62を介しDMAコントロ ーラ30に送る。これによってチャネル3はバス 文配権を提得する。尚、これらDMA要求DMA

RQ、DMA許可DMAACKは、ベス制御節 2 1の製御クロックMCLKに問題して行なわれる。 の DMAコントローラ3 GはDMA許可DM AACKを受けると、ビジー独口も上のビジー位 号りゅうメモオンとし、パス占有を宣言し、更に ワード伝送かブロック伝送がを見て、ブロック伝 送であれば、DMAモード信号DMAMODEモ ロー(゜0゜)としてモード様も3によってメモ リ刺体群22~与える。これとともに、DMAコ ントローラ30は、単体プロックの先輩(間島) アドレスをアドレスカウンタるでよりアドレスパ ス人-BUSに送出する。この実施例では、プロ ック転送はもワードの固定長であるから、アドレ スカウング32の下位2ピットを触いた上位ピッ ト(例えば16ピットアクセスなら上位14ピッ ド)をアドレスパスA-BUSに送出する。

. . . .

② 更にDMAコントローラ30はパススキュー及びアドレスデュード時間を保証し、次のクロックCLKの立下りでストローブ信号DSVIを制御組C2に出力する。

の これによってメモリ素子20から対応するデータ(ワード)がトランジーペ24よりデータパスD-8USに出力される。これとともにメモリ初四郎22では、クロラクCLKの立下りでメモリアクセス制御郎226より応答信号SRVO

①を発生せしめ、応答信号線C1に出力する。

② 一方、チャネル3ではDMAコントローラ30か応答信号SRVOを応答信号級C1より受け、入出力コントローラ31にデータベスD-BUS上のデータ取込みを指示し、入出力コントローラ31はデータベスD-BUSよりメモリ星子20からのデータを取込む。

の メモリ2では、メモリアクセス制御部22 bが前述の応答信号SRVOのの出力後、1ストローブに対する応答信号の出力包数を計数するカウンタ22まをカウントアップし、更にアドレスカウンタ25をカウントアップする。

そして、メモリアクセス制御館 2 2 b は再びメモリ 黒子 2 0 に行及び列ストロープ C A S、R A S を与える。これによってメモリ 黒子 2 0 にはアドレス ベス A ー B U S からの上位 1 4 ピットとカウントアップ されたアドレスカウンタ 2 5 の下位 2 ピットがメモリアドレスとして、与えられ次のフードがアクセスされる。

■ これによってメモリ素子20から次のワー

ドがトランシーパ24よりデータパスD-8USに出力されるとともにメモリアクセス製御第22 bより応答信号SRVO母を発生せしめ、応答信 号核C1に出力する。チャネル3ではステップの と同様にしてデータを取込む。

の メモリ2頃ではステップのと同様にカウンタ22 a、アドレスカウンタ25モカウントアップし、メモリ素子20の次のワードをアクセスする。このようにして、応答カウンタ22 a のカウント値が。4 。となり、データを4回出力、即ち、応答信号が4回発せられると、メモリアクセスを此める。

⊕ 一方、チャネル3個では、DMAコントローラ30が応ぎ信号を4回受けると、DMAモード信号でDMAMODEをハイに戻し、ストローブDSVIをハイに戻す、更にピジーはCS上のピジー信号busyを落としてベス占有を解放する。

F信号DMAMODEをハイのままにし、これに よってメモリアクセス製御祭226はワード転送 指示を検知し、両カウンタ22a、25の動作を 禁止する。このため、DMAコントローラ30か らのストロープDSVIに対し、1つの応答信号 SRVOを返すようにし、又DMAコントローラ 3 0 からはアドレスカウンタ 3 2 のフルビット 1 6 ピットがメモリアドレスとしてアドレスパスA - B U S に与えられ、メモリ 2 のレシーパ 2 3 は、 メモリアクセス製御部226の指示でアドレスカ ウンタ25の出力が人力されるのを禁止されてア ドレスパスA-BUSの16ピットアドレスモノ モリ素子20に与える。メモリ最子20はこのア ドレスに応じて対応するワードモトランシーパ2 ↓よりデータパスD-B U S へ出力し、チャネル 3 では、DMAコントローラ 3 Oが応答信号を受 けて入出力コントローラ31にデータ収込みを指 示し、ビジー雄C5のピジー信号 b u s y を落と してバス占有を解放する。

このようにして、ブロック転送要求に対しては、

以上本発明を一実施例により世界したが、本発明は本発明の主旨に従い程々の変形が可能であり、 本発明からこれらを排除するものではない。

(発明の効果)

以上投明した機に、本発明によれば、バス支配 権獲得後アドレスパスに読出しアドレスを送出す るとともにブロック在送かりード転送かを指示す るモード信号を制御後に送出するデータ要求ユニ ットと、淳モード信号に応じて症族出しアドレス に応じてメモリ弟子をアクセスし対応するデータ をデータバス上に出力するメモリとを有し、誰も ード信号がブロック転送を指示した際に抜メモリ は双統出しアドレスを探ブロックの開始アドレス として探読出しアドレスに応じて複数の読出して ドレスを発生し、諸メモリ最子から対応する複数 のデータを出力することを特徴としているので、 プロック転送要求時1つの開始アドレスを送出す ればよいから、アドレス確定に要する保証時間は 1 回で済み、それだけ高速のブロックデータ転送 か可能となるという効果を実する他に、1つの関

データ要求例であるチャネルからブロックの開始 アドレスを送出し、メモリはアドレスカウンタ 2 5 を用いて複数(この例では 4)の説出しアドレ スを発生して、複数のデータを出力するとともに、 データ要求例よりモード信号を出力し、ブロック 伝送かりード伝送かを指示している。

前述の実施例では、プロック転送指示時チャネル3のしつのストローブに対しメモリ2から複数の応答信号を返すようにしているが、ストローブをフード分チャネル3より応答信号に応じて出力するようにしてもよい。

また前述の実施例では、クロックCLKによる 同期制御の例で説明したが、クロックCLKによる いない手同期制御であってもよく、更に、応答信 号雄Cl、ストローブ線C2はバス形式で投票し たが、バス形式でなく個別のものであってもよい。 しかもバス支配復復得制御部21がメモリ2内に 设けられた例で説明したが、これに履られず、例 えば、プロセッサ1に設けてもよく、データ要求 ユニットもチャネルに履られない。


始アドレスでメモリ側が複数の提出しアドレスを発生するので、複数ワードの提出しが可能となり、プロック転送を可能とするという効果も表する。 更にモード信号によってプロック伝送、ワード転送を指示しているから、メモリ側はこれにでででいるからでは近週のいずれたでであるため、プロック転送出アドレスに応じて実行できるため、送出アドレスが1つでもプロック転送、ワード転送のいずれかを選択的に実行できるという効果も表する。

#### 4. 図面の簡単な説明

第1回は本名等の一支施例プロック図、第2回は第1回支施例におけるタイムチャート図、第3回は従来のデータ転送製四様表図、第4回は従来のデータ転送製四をイムチャート図である。

図中、2---メモリ、3、3 a、3 b---チャネル (データ要求ユニット)、2 0---メモリ最子、2 1---パス支配権復得制額部、2 2---メモリ制御部、 3 2----アドレスカウンタ、D-BUS----データパ ス、ATBUS一アドレスパス

特許出版人 富士道律式会社 代理人 弁理士 山 谷 府 祭



## (19) Japan Patent Office (JP)

# (12) Kokai Tokkyo Koho (A): Official Gazette for Kokai Patent Applications

(11) Japanese Patent Application Kokai Publication No.: S61-72350

(43) Kokai Publication Date: April 14, 1986

(51) Int. Cl.<sup>4</sup>

Identification Symbol

JPO File No.

G 06 F 13/38

7165-5B

Examination request: Not requested Number of inventions: 1 (7 pages)

(54) Title of the invention:

Data transfer control system

(21) Application Filing No.:

S59-193123

(22) Application Filing Date:

September 14, 1984

(72) Inventor:

Hashimoto, Shigeru

c/o Fujitsu, Ltd.

1015 Kamikodanaka, Nakahara-ku, Kawasaki-shi

(72) Inventor:

Nishimura, Naoyuki

c/o Fujitsu, Ltd.

1015 Kamikodanaka, Nakahara-ku, Kawasaki-shi

(71) Applicant:

Fujitsu, Ltd.

1015 Kamikodanaka, Nakahara-ku, Kawasaki-shi

(74) Agent:

Yamatani, Hiroyoshi, Patent Attorney

## Specification

#### 1. Title of the invention:

## Data transfer control system

#### 2. Claim

A data transfer control system comprising:

a data request unit for sending a read address to the address bus after acquiring bus control, while sending a mode signal, indicating block transfer or word transfer, to the control line; and

memory for accessing a memory element corresponding to the read address according to the mode signal and outputting the corresponding data to a data bus;

wherein, when the mode signal indicates block transfer, the memory generates a plurality of read addresses according to the read address, with the read address as the start address of the block, and outputs a corresponding plurality of data from the memory element.

## 3. Detailed discription of the Invention

## Area of industrial use

The present invention relates to a data transfer control system for using a common bus for effecting data transfer such as DMA transfer, and more particularly to a data transfer control system with which high speed block data transfer is possible.

In computer systems, the processor, memory, channels, and so forth are connected by a common bus; addresses and data are exchanged therebetween using the common bus. For example, when the channel effects DMA (direct memory access) to memory, [the channel] acquires control of the common bus, then provides addresses to memory via the common bus and receives data read from memory via the common bus. For this reason, data transfer control for the common bus becomes necessary.

#### Prior art

Figure 3 shows the constitution of a conventional data transfer control system using a common bus. The processor 1, memory 2, and channels 3a, 3b are connected by the data bus D-BUS, address bus A-BUS, and control line C-BUS. A bus control acquisition control portion (abbreviated below as "bus control portion") 21 for performing control of bus control acquisition according to requests from the channels 3a, 3b, memory control portion 22, memory element 20, address receiver 23, and data transceiver 24 are established in memory 2. According to the control signal from the control line C-BUS, the memory control portion 22 provides the address received from the address receiver 23 [on] the address bus A-BUS to the memory element 20, reads one word of data, and sends [that word] to the data bus D-BUS via the data transceiver 24. Meanwhile, each channel 3a, 3b comprises DMA controllers 30a, 30b, and input/output controllers 31a, 31b respectively. [Each channel] sends the bus control request DMARQ1, 2 from the DMA

controllers 30a, 30b to the bus control portion 21 and acquires bus control, then sends the address to the address bus A-BUS. The input/output controllers 31a, 31b receive data from the memory 2 via the data bus D-BUS.

In this way, data transfer of one word is effected through a data transfer sequence of acquiring bus control, sending addresses, and receiving data. However, this sequence must be repeated a plurality of times for the transfer of several words of data, and high speed data transfer cannot be realized.

For this reason, the burst data transfer system shown in Figure 4 is used. Burst data transfer is for transferring a plurality of words of data; a bus in use signal busy is output upon acquisition of bus control, the common bus is in use during the transfer of a plurality of words, and the data transfer sequence repeated. In other words, according to a request from internal circuitry, the channel 3a (or 3b) generates a bus control request DMARQ1 (or 2) from the DMA controller 30a (or 30b) for the bus control portion 21. At that point, the bus control portion 21 checks the state of the busy line of the control line C-BUS, detects whether the bus is controlled by another device, and returns bus control authorization DMAACK1 (or 2) to the channel 3a (or 3b). Accordingly, the channel 3a (or 3b) that received bus control authorization generates a busy signal for the busy line of the control line C-BUS and informs other devices that the bus is in use. [Meanwhile, the channel] sends the address of the memory element 20 to the address bus A-BUS, then provides a data service-in signal (strobe signal) DSVi indicating address sending via the control bus C-BUS to the memory control portion 22. According to the data service-in signal DSVi, the memory control portion 22 provides the column and row strobe signals CAS, RAS to the memory element 20. [The memory control portion] sends and accesses the address from the address bus A-BUS to the memory element 20 via the receiver 23. The memory control portion 22 synchronizes with the reading from the memory element 20 and provides the service-out signal (response signal) SRVO showing sending of read data via the control line C-BUS to the DMA controller 30a (or 30b) of the channel 3a (or 3b). The read data from the memory element 20 are provided to the data bus D-BUS via the transceiver 24. The input/output controller 31a (or 31b) receives these data from the data bus D-BUS. When the service-out signal SRVO ends, the DMA controller 30a (or 30b) sends the next address to the address bus A-BUS without generating a bus control request, generates a data service-in signal DSVi in the same way, and repeats the same sequence. High speed data transfer control can be realized with this type of burst data transfer because the control of bus control can be omitted during the process.

# Problems to be solved by the invention

In conventional high speed data transfer control, however, address bus A-BUS guarantee times Ta and Tb are necessary before and after the data service-in signal DSVi that is the address send strobe. In other words, in consideration of skew or the like of the address bus A-BUS, the data service-in signal DSVi is raised once the address is defined on the address bus A-BUS after address sending; likewise, after the drop of the data service-in signal DSVi, address sending must be cut off after the passage of the hold time Tb. In a conventional system, then, this guarantee time Ta, Tb becomes necessary for

each access because the address is sent at each word transfer; this obstacle to high speed data transfer is problematic.

## Means for resolving the problems

The present invention provides a data transfer control system for effecting high speed block transfer of a plurality of words, while making possible both word transfer and block transfer.

For this reason, the present invention is a data transfer control system comprising: a data request unit for sending a read address to the address bus after acquiring bus control, while sending a mode signal, indicating block transfer or word transfer, to the control line; and memory for accessing a memory element corresponding to the read address according to the mode signal and outputting the corresponding data to a data bus; wherein, when the mode signal indicates block transfer, the memory generates a plurality of read addresses according to the read address, with the read address as the start address of the block, and outputs a corresponding plurality of data from the memory element.

## Operation

In the present invention, to shorten the bus sequence in block data transfer, the start address of the block is sent from the data request side and the sending of addresses of individual words is omitted when performing block transfer of a plurality of words. The plurality of read addresses necessary for the block is generated according to the start address on the memory side and the corresponding plurality of word data is output. Then, because only one address is sent in block transfer, as in word transfer, a mode signal is output by the data request side to confirm block transfer in memory. [This] makes it possible to execute block transfer and word transfer with the sending of one address.

#### **Embodiments**

The present invention is explained in detail with the embodiments.

Figure 1 is a block diagram of a first embodiment of the present invention. In the figure, the same numbers are used for items identical to those shown in Figure 3. In the figure, 22a shows the response (memory access) counter; this is established in the memory control portion 22 and counts the number of response signals (memory access) for one strobe. 22b is the memory access control portion; this controls the frequency of memory access according to the DMA mode signal DMAMODE discussed below, while generating response signals. 25 is an address counter and generates the least address of the memory element 20 at the time of block transfer request. 32 is an address counter: this is established in the DMA controller 30 and generates the memory address for the transfer request. C1 is a response signal line and carries the response signal from the memory 2 to channel 3. C2 is a strobe line and carries the strobe from channel 3 to memory 2. C3 is a synchronizing clock line and carries the synchronizing clock CLK from memory 2 to the channel 3. C4 is a main clock line and carries the control clock MCLK, for DMA (bus occupancy) request DMARQ and DMA (bus occupancy) authorization DMAACK, from memory 2 to channel 3. C5 is a busy line; the busy signal busy showing that the bus is in use is sent by the memory 2. d<sub>1</sub> is a bus in use request line and carries DMA request

DMARQ from channel 3 to memory 2.  $d_2$  is a bus in use authorization line and carries the DMA authorization DMAACK from memory 2 to channel 3.  $d_3$  is a DMA mode line and [carries] the DMA mode, for indicating word transfer or byte transfer, from channel 3 to memory 2.

Next, the operation of the embodiment shown in Figure 1 is explained using the timing chart in Figure 2. Figure 2 (A) is a timing chart during block transfer; Figure 2 (B) is a timing chart during word transfer.

(1) When the internal circuitry of the channel 3 requests DMA transfer, the DMA controller 30 sends a DMA request DMARQ via the bus in use request line d<sub>1</sub> [to] the bus control portion 21 of the memory 2.

When the bus control portion 21 checks the state of the busy line C5 and the bus is not occupied, [the bus control portion] sends the DMA authorization DMAACK via the bus in use authorization line d<sub>2</sub> to the DMA controller 30. Accordingly the channel 3 acquires bus control. Moreover, the DMA request DMARQ and DMA authorization DMAACK are synchronized with the control clock MCLK of the bus control portion 21.

- (2) When the DMA controller 30 receives the DMA authorization DMAACK, [the DMA controller] turns on the busy signal busy on the busy line C5 and declares that the bus is in use. [The DMA controller] then checks for word transfer or block transfer. In the case of block transfer, [the DMA controller] sets the DMA mode signal DMAMODE to low (0) and sends [the DMA mode signal] to the memory control portion 22 by the mode line d<sub>3</sub>. Meanwhile, the DMA controller 30 sends the leading (start) address of the pertinent block to the address bus A-BUS by the address counter 32. In this embodiment, block transfer has a four word fixed length; the greater bits (greatest 14 bits in the case of 16 bit access), excluding the least two bits of the address counter 32, are therefore sent to the address bus A-BUS.
- (3) Furthermore, the DMA controller 30 guarantees the bus skew and address decoding time and outputs the strobe signal DSVi to the control line C2 at the trailing edge of the next clock CLK.
- (4) In memory 2, the memory access control portion 22b of the memory control portion 22 receives this strobe signal DSVi from the control line C2 and provides the column and row strobes CAS, RAS to the memory element 20. Furthermore, the memory access control portion 22b detects the block transfer request from the DMA mode signal DMAMODE and switches the least bit of the receiver 23 to the address counter 25 side. The memory element 20 thereby receives the start address on the address bus A-BUS via the receiver 23, while receiving the least two bits of the address from the address counter 25 via the receiver 23 and effecting access. The receiver 23 composes the greatest 14 bits from the address bus A-BUS and the least two bits from the counter 25 and provides [this] to the memory element 20.
- (5) Accordingly, the corresponding data (word) is output from the memory element 20 by the transceiver 24 to the data bus D-BUS. Meanwhile, in the memory control portion 22, the response signal SRVO (1) is generated by the memory access

control portion 22b at the trailing edge of the clock CLK and output to the response signal line C1.

- (6) Meanwhile, on channel 3, the DMA controller 30 receives the response signal SRVO from the response signal line C1 and indicates data uptake on the data bus D-BUS to the input/output controller 31. The input/output controller 31 takes up data from the memory element 20 via the data bus D-BUS.
- (7) In memory 2, the memory access control portion 22b outputs the abovementioned response signal SRVO (1), then increments the counter 22a for counting the number of response signals output for one strobe and increments the address counter 25.

Then the memory access control portion 22b again provides the column and row strobes CAS, RAS to the memory element 20. The greatest 14 bits from the address bus A-BUS and the least two bits of the incremented address counter 25 are thereby provided to the memory element 20 as the memory address and the next word is accessed.

- (8) Accordingly, the next word is output from the memory element 20 to the data bus D-BUS by the transceiver 24, while the response signal SRVO (2) is generated by the memory access control portion 22b and output to the response signal line C1. In Channel 3, data are taken up as in step (6).
- (9) On the memory 2 side, the counter 22a and address counter 25 are incremented as in step (7) and the next word in memory element 20 is accessed. In this way, the count value of the response counter 22a becomes 4; when data are output four times, or when four response signals are generated, the memory access control portion 22b stops access of the memory element 20.
- (10) Meanwhile, on the channel 3 side, when the DMA controller 30 receives the response signal four times, the DMA mode signal DMAMODE returns to high, the strobe DSVi returns to high, and the busy signal busy on busy line C5 drops and cancels bus usage.
- (11) Meanwhile, in the case of word transfer in step (2), the DMA controller 30 lets the DMA mode signal DMAMODE remain high. The memory access control portion 22b thereby detects the word transfer instruction and blocks the operation of the counters 22a, 25. For this reason, one response signal SRVO is returned [in response] to the strobe DSVi from the DMA controller 30; or, the full 16 bits of the address counter 32 are provided as the memory address to the address bus A-BUS from the DMA controller 30. The receiver 23 of the memory 2 prevents the input of output from the address counter 25 as indicated by the memory access control portion 22b and provides the 16 bit address on the address bus A-BUS to the memory element 20. The memory element 20 outputs the corresponding word according to this address to the data bus D-BUS by the transceiver 24; on channel 3, the DMA controller 30 receives the response signal, indicates data uptake to the input/output controller 31, drops the busy signal busy on busy line C5, and cancels bus usage.

In this way, for a block transfer request, the start address of the block is sent from the channel that is the data request side; the memory uses the address counter 25 to generate a plurality (4 in this case) of read addresses and outputs a plurality of data; meanwhile, a mode signal is output from the data request side and indicates block or word transfer.

In the embodiment discussed above, a plurality of response signals are returned from the memory 2 for one strobe of the channel 3 during block transfer indication; however, the strobe for a word may also be output in response to the response signal from the channel 3.

Also, in the embodiment discussed above, an example of control synchronized with the clock CLK was explained, but unsynchronized control without using the clock CLK is also possible. Furthermore, the response signal line C1 and strobe line C2 are explained as being the bus type, but these may also be separated, and not the bus type. Moreover, an example wherein the bus control acquisition control portion 21 is established in memory 2 is explained, but [the present invention] is not limited by this and [the bus control acquisition control portion] may also be established in the processor 1. The data request unit is also not limited to being a channel.

The present invention is explained above with an embodiment, but the present invention may take many forms while retaining the substance of the present invention; these are not excluded from the present invention.

#### Effect of the invention

As explained above, the present invention is a data transfer control system comprising: a data request unit for sending a read address to the address bus after acquiring bus control, while sending a mode signal, indicating block transfer or word transfer, to the control line; and memory for accessing a memory element corresponding to the read address according to the mode signal and outputting the corresponding data to a data bus; wherein, when the mode signal indicates block transfer, the memory generates a plurality of read addresses according to the read address, with the read address as the start address of the block, and outputs a corresponding plurality of data from the memory element. As a result, because [only] one start address need be sent at the time of a block transfer request, the guarantee time necessary for address definition ends with one [iteration] and that makes possible high speed block data transfer. In addition, the memory side generates a plurality of read addresses with one start address; it therefore becomes possible to read a plurality of words and block transfer also becomes possible. Furthermore, because block transfer or word transfer is indicated with the mode signal. the memory side can accordingly execute block transfer processing or word transfer processing corresponding to one sent address. With just one sent address, therefore, either block transfer or word transfer can be selectively executed.

### 4. Brief explanation of the figures

Figure 1 is a block diagram of an embodiment of the present invention; Figure 2 is a timing chart for the embodiment in Figure 1; Figure 3 is a diagram of the constitution

for conventional data transfer control; and Figure 4 is a timing chart for conventional data transfer control.

## In the figures:

- 2. Memory
- 3, 3a, 3b. Channel (data request unit)
- 20. Memory element
- 21. Bus control acquisition control portion
- 22. Memory control portion
- 32. Address counter
- D-BUS. Data bus
- A-BUS. Address bus

Applicant: Fujitsu, Ltd.

Agent: Yamatani, Hiroyoshi, Patent Attorney

## Figure 1

- 20. Memory element
- 22a. Counter
- 25. Address counter
- 30. DMA controller
- 31. Data input/output control
- 32. Address counter

Figure 2 (A), (B)

[fourth term] Address

[bottom term] Data

## Figure 3

- 2. Memory
- 20. Memory element
- 3a, 3b. Channel

## Figure 4

[third term] Address

[sixth term] Data